作者｜黄楠

编辑｜张子怡

EDA位处芯片产业链的上游，面对环节繁多、精细的芯片设计环节，EDA工具对提升设计效率、优化设计和保证芯片功能起到极为重要的作用。

近年来在硬件算力领域，摩尔定律发展放缓，单芯片面积和性能出现设计瓶颈，Chiplet（芯粒）受到广泛关注。Chiplet具有设计灵活、高性能、低成本等特性；设计过程中，通过对不同计算单元或功能单元分解，可为每单元选择最佳的工艺制程进行制造，随后将这些模块化裸片进行互联和封装，从而实现新型的IP复用。

后摩尔时代，Chiplet被视为提高芯片算力与集成度的重要途径。硬氪通过香港中文大学（深圳）科技成果转化中心了解到，近期在港中深首届“神仙湖”国际创新创业大赛决赛获奖的企业——深圳市比昂芯科技有限公司（以下简称「比昂芯」），正是一家专注于Chiplet设计验证的公司。

「比昂芯」成立于2020年，定位EDA+IP的平台型公司。其产品包括Chiplet设计和验证全流程软件、⼤容量⾼精度电路仿真和多物理验证、以及AI驱动PDK（Process Design Kit、工艺设计套件）和IP设计服务。

技术层面，「比昂芯」所开发的Chiplet设计与验证全流程工具BTD-Chiplet，汇集了多片（Die）Chiplet的自动布局布线技术，高速信号/电源完整性验证技术，多物理仿真以及硅基光电耦合仿真技术，多层次协同Chiplet系统规划，对三维版图结构的参数进行快速提取和仿真，极大地提升芯片设计效率和成品率。比如在64 Dies的AI芯片设计中，传统设计周期在2个月以上，而使用BTD-Chiplet后，仅2小时10分钟就能完成物理设计。

然而，要实现Chiplet则离不开片间（Die-to-Die）的高效互联，这对接口IP在大带宽、低延迟等方面提出很高的要求。据IPnest预测，2026年接口IP市占率有望超过CPU，为IP最大品类，全球市场规模将达到30亿美元。

「比昂芯」正在尝试将生成式Al入接口IP等数模混合（AMS）电路的设计和流片签证过程。并且，基于AI算法，「比昂芯」自主研发的BTD-PDK通用建模软件，可以自动建模单元库、IPD、IBIS、数字和模拟电路模块，并且优化建立SOC和Chiplet的PDK，有效缩短芯片设计周期。

在验证环节中，电路仿真是验证电路功能与性能最核心的方式，但随着各类通信制式的快速发展，常规的电路级仿真很难将芯片内部真实的场分布情况表述出来。

为得到准确的仿真结果，「比昂芯」推出BTDSim全功能SPICE仿真器。BTDSim包括RF射频仿真，适用于信号放大器、混频器、增频器、振荡器、VCO、AGC等核心通信和RF电路的仿真及设计；同时还支持多种器件模型和S参数模型，可以优化蒙特卡洛仿真和数模混合仿真。

同时，在提高PCB板级方案整体验证效率方面，「比昂芯」将BTDSim内置到板级仿真软件平台上，提出BTD-ABS高速链路和光电混合仿真平台。BTD-ABS平台支持Windows和Linux操作系统，可从芯片和芯粒到封装和板级进行高精度建模，拥有高性能有源仿真和S参数仿真；在提供高效信号完整性（SI）和电源完整性（PI）分析的同时，平台还辅助了射频分析和系统级SI/PI设计，并集成了光电混合仿真功能。

硬氪了解到，实际应用方面，「比昂芯」已同超过30家头部晶圆厂、先进封装厂、设计和IP公司，以及国创中心和浙江省芯粒工程研究中心展开合作。

团队方面，「比昂芯」创始团队为华大九天、广立微电子、复旦微电子等公司联创及首席科学家，曾获得超亿元的Chiplet产学研经费支持。公司研发人员超过百人，拥有20余年EDA技术经验博士超过20人。

目前，「比昂芯」已完成天使轮及PreA轮融资，投资方包括英诺天使、元禾璞华、复星创富、临港科创和光远和声。公司成立当年产生商用销售，业务收入每年翻番。

致力于芯粒全流程EDA工具，「比昂芯」正探索AI生成芯粒IP｜早期项目